10/019540

TKU

PCT/JP00/04477#2

06.07.00 REC'D 25 AUG 2000

WIPO PCT

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年 7月 7日

JP00/4477

出 願 番 号 Application Number:

平成11年特許願第192659号

出 願 人 Applicant (s):


松下電器産業株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2000年 8月11日

特許庁長官 Commissioner, Patent Office 及川耕



出証番号 出証特2000-3062500

特平11-1926

【書類名】

特許願

【整理番号】

2033500048

【提出日】

平成11年 7月 7日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 29/784

C30B 29/06

H01L 21/318

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地

松下電器産業株

式会社内

【氏名】

西川 孝司

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100077931

【弁理士】

【氏名又は名称】

前田 弘

【選任した代理人】

【識別番号】

100094134

【弁理士】

【氏名又は名称】 小山

廣毅

【手数料の表示】

【予納台帳番号】

014409

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9601026

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体素子及び膜の形成方法

【特許請求の範囲】

【請求項1】 半導体基板上に絶縁膜と導体電極とを備えた半導体素子において、

上記絶縁膜の少なくとも一部がA1N層により形成されていることを特徴とする半導体素子。

【請求項2】 請求項1記載の半導体素子において、

上記半導体素子は、電界効果トランジスタであり、

上記絶縁膜は、上記電界効果トランジスタのゲート絶縁膜であることを特徴と する半導体素子。

【請求項3】 請求項1記載の半導体素子において、

上記A1N層は、上記基板上にエピタキシャルに成長された単結晶層であることを特徴とする半導体素子。

【請求項4】 請求項3記載の半導体素子において、

上記半導体基板の主面の面方位が(100)面であり、

上記A1Nが立方晶であり、その面方位が(100)であることを特徴とする 半導体素子。

【請求項5】 請求項4記載の半導体素子において、

上記半導体基板がSiにより構成されていることを特徴とする半導体素子。

【請求項6】 請求項5記載の半導体素子において、

上記半導体基板の表面におけるダングリングボンドがアルミニウム, 窒素, 水素, 硫黄及びマグネシウムのうちいずれか1つによって終端されていることを特徴とする半導体素子。

【請求項7】 請求項5記載の半導体素子において、

上記絶縁膜は、上記A1N層と上記半導体基板の間に介在する窒化珪素層をさらに備えていることを特徴とする半導体素子。

【請求項8】 請求項1~7のうちいずれか1つに記載の半導体素子において、

上記絶縁膜は、上記A1N層の上に形成され、A1Nよりも高い誘電率を有する誘電体材料及び強誘電性を有する材料のうち少なくともいずれか1つにより構成される誘電体層をさらに有することを特徴とする半導体素子。

【請求項9】 請求項1~7のうちいずれか1つに記載の半導体素子において、

上記絶縁膜は、上記A1N膜の上に形成され、A1Nよりも高い誘電率を有する誘電体材料及び強誘電性を有する材料のうち少なくともいずれか1つにより構成される誘電体層をさらに有し、

上記誘電体層の上側及び下側のうち少なくともいずれか一方には、結晶性を有する導電性膜が設けられていることを特徴とする半導体素子。

【請求項10】 請求項1~7のうちいずれか1つに記載の半導体素子において、

上記A1N層には、酸素、水素、硫黄のうち少なくともいずれか1つが含まれており、上記A1N層内における上記半導体基板との格子不整合に起因する歪みが緩和されていることを特徴とする半導体素子。

【請求項11】 請求項4記載の半導体素子において、

上記A1N層の半導体基板との格子不整合が拡大されて、上記A1N層の誘電 率が高められていることを特徴とする半導体素子。

【請求項12】 主面の面方位が(100)である半導体基板の上に、A1原子層及びN原子層のうちいずれか一方の原子層を形成する工程(a)と、

上記一方の原子層の上に、A1原子層及びN原子層のうちの他方の原子層を形成する工程(b)とを交互に繰り返すことにより、(100)面を有する立方晶のA1N層を形成することを特徴とする膜の形成方法。

【請求項13】 請求項12記載の膜の形成方法において、

上記A1原子層及びN原子層の堆積は、分子線エピタキシ法(MBE法)又は有機金属気相成長法(MOVPE法)により行なわれることを特徴とする膜の形成方法。

【請求項14】 請求項12又は13記載の膜の形成方法において、

上記半導体基板としてSi基板を用いることを特徴とする膜の形成方法。

【請求項15】 請求項12~14のうちいずれか1つに記載の膜の形成方法において、

上記工程(a)の前に、上記半導体基板の表面部を窒化して窒化珪素層を形成する工程をさらに備え、

上記工程(b)では、上記窒化珪素層の上に上記一方の原子層を形成することを特徴とする膜の形成方法。

【請求項16】 請求項12~15のうちいずれか1つに記載の膜の形成方法において、

上記工程(a)及び(b)のうち少なくともいずれか一方では、酸素、水素及び硫黄のうち少なくともいずれか1つを添加することにより、上記A1N層内における上記半導体基板との格子不整合に起因する歪みを緩和することを特徴とする半膜の形成方法。

【請求項17】 請求項12~15のうちいずれか1つに記載の膜の形成方法において、

主面が(100)面からA1N層との格子不整合が拡大させる方向に傾いた半 導体基板を用いることにより、上記A1N層の誘電率を高めることを特徴とする 膜の形成方法。

【請求項18】 半導体基板の表面を窒素、水素、硫黄及びマグネシウムのうちいずれか1つを含む雰囲気中に曝し、半導体基板の表面上のダングリングボンドを終端させる工程(a)と、

半導体基板の上に、結晶性のA1N層を形成する工程(b)と

を備えている膜の形成方法。

【請求項19】請求項18記載の膜の形成方法において、

上記工程(b)の前に、上記半導体基板の表面部を窒化して窒化珪素層を形成する工程をさらに備え、

上記工程(b)では、上記窒化珪素層の上に結晶性のA1N層を形成することを特徴とする膜の形成方法。

【請求項20】 請求項18又は19記載の膜の形成方法において、

上記工程(b)では、上記A1N膜に酸素、水素及び硫黄のうち少なくともい

ずれか1つを添加することにより、上記A1N層内における上記半導体基板との格子不整合に起因する歪みを緩和することを特徴とする膜の形成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、アルミニウム(A1)と窒素(N)を含むIII-V 族高抵抗誘電体結晶からなる膜の形成方法、及びこれを用いた半導体素子に関する。

[0002]

【従来の技術】

近年、Si基板上に形成されるCMOSデバイスにおいては、デバイスを構成するMOSトランジスタ等の素子の微細化、各素子の高集積化の進展には著しいものがある。このような微細化、高集積化の進展に伴い、MOSトランジスタなどの要素であるゲート絶縁膜の単位面積当たりの容量値の向上の要請が強まっている。これは、省電力の目的でMOSデバイスの各素子を動作させるための電源電圧が低電圧化されている一方で、従来と変わらない素子動作に必要な電荷を確保しようとすると、ゲート絶縁膜の単位面積当たりの容量値を高くする必要があるからである。

[0003]

このゲート絶縁膜の容量値を高くするには、大きく分けて2つの途がある。第 1の方法はゲート絶縁膜を薄膜化する方法であり、第2の方法はゲート絶縁膜を より高誘電率を有する材料によって構成する方法である。すなわち、ゲート絶縁 膜の高性能化に関しては薄膜化と高誘電率化の二つのアプローチがある。

[0004]

ここで、ゲート絶縁膜の薄膜化に関しては、Si基板の熱酸化を更に高精度に行なうことによって達成しようとするための工夫が特に数多くなされている。Si基板の熱酸化によって二酸化珪素(Si〇2)絶縁膜を形成する方法は、酸化膜の形成が容易であること、この酸化膜が低い界面準位密度、高い耐電圧特性、小さい電流リークなどというゲート絶縁膜としては非常に優れた特性を有していること、酸化膜の形成プロセスが素子の微細化、高集積化にも十分対応できるこ

となどの利点を有しているので、現在Si基板上に形成されるСМOSトランジスタにおいては、熱酸化法以外にゲート絶縁膜の形成方法として実用化されている方法はないといっても過言ではない。従って、今後のゲート絶縁膜の高性能化についても、このSiO $_2$ 膜をいかに薄膜化するかについて検討しているものが多い。例えば、今後のSi系トランジスタ開発の将来展望を調査した「THE NATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS (THE SEMICONDUCTOR INDUSTRY ASSOSIATION in the U.S.A.) 74頁 Table 22」(第1の文献)に開示されているように、西暦1997年に4~5nmであったゲート絶縁膜の厚みが、2001年には2~3nmになると予想されている。そして、SiO $_2$ 膜の薄膜化の要望に応えるための検討として、例えば熱酸化の方法に急熱急冷の短時間酸化を用いたものに関する「信学技報(THECNICAL REPORT OF IEICE.) ED98-9,SDM98-9(1998-04)15 頁」(第2の文献)に開示されている方法がある。この文献中の方法によると、形成されたSiO $_2$ 膜の膜厚は1.5nmである。

[0005]

また、ゲート絶縁膜を形成する材料を高誘電率化する方法の例として、「APPL IED PHYSICS LETTERS 72, 2835 (1998) 」(第3の文献)に開示されている方法がある。この文献の方法では、ゲート絶縁膜として SiO_2 単層膜のみを用いるのでは無く、 SiO_2 / Ta_2 O_5 / SiO_2 の積層膜(3層膜)を用いている。このように積層された状態で Ta_2 O_5 の比誘電率が $20\sim25$ と大きいことを利用して単位面積当たりの蓄積電荷量を高めつつ、高誘電率材料の絶縁膜をSi 基板に接触させると両者間の界面に高い密度で界面準位が導入されるのを回避すべく、Si の直接熱酸化によって形成された極薄の SiO_2 層を両者の間に介在させているのである。

[0006]

また、以上とは別な要請から、SiO₂以外の材料によりゲート絶縁膜を構成しようとする試みもある。例えば「特願平1-64789」(第4の文献)に開示されている方法では、X線露光などで高エネルギー放射線が照射された時のゲート絶縁膜の耐性を高めるために、SiO₂に代えてイットリア安定化立方晶ジルコニア(以下、YSZと略記する)によりゲート絶縁膜を構成している。Si

 O_2 や Ta_2 O_5 が一般的にはアモルファス状態であるのに対して、ここで用いられているYSZ は結晶性を有する。

[0007]

さらに別な要請から、 SiO_2 以外の材料によりゲート絶縁膜を構成しようとする試みがある。例えば「JAPAN JOURNAL OF APPLIED PHYSICS 35, 4987, (1996)」(第5の文献)に開示されている方法では、電界効果型トランジスタのゲート絶縁膜として、強誘電性を持つ薄膜を用いてメモリー効果のあるトランジスタを実現することのための検討を行なっている。ここでは、特に強誘電性を持つPbZr $_{1-x}$ Ti $_x$ O $_3$ (PZT)の薄膜をゲート絶縁膜として用いている。しかしながら、このPZT膜は直接Si基板上に形成することが困難であるので、PZT膜とSi基板との間に CeO_2 などの他の材料からなる絶縁膜を介在させている。

[0008]

【発明が解決しようとする課題】

しかしながら、上記各文献におけるSi〇₂ 膜の薄膜化や新たなゲート絶縁膜 材料の開発には、以下に示すような幾つかの問題点がある。

[0009]

第1の文献においては、2006年にゲート膜厚1.5~2ヵmが達成されると予想されているが、それ以降、SIO₂膜の厚みを1.5ヵmよりも薄くすることが実現可能であるとは考えられておらず、また、それ以外の解決策も考えられていない。すなわち、SiO₂膜を1.5ヵm以下に薄膜化した状態でデバイスのゲート絶縁膜として用いることは不可能であると考えられている。1.5ヵmより薄い膜厚を有するSiO₂膜においては、膜中を直接トンネル電流が流れてしまうためと考えられている。このような直接トンネル電流の発生はDRAMのメモリセルトランジスタにおいて特に重大な問題となる。よって、直接トンネル電流が発生しない膜厚で、所望の電荷を確保するためには、より高い誘電率を持ち、かつ諸特性(界面準位の密度が小さいことなど)がSiO₂膜並みである新規なゲート絶縁膜材料が要望されている。

[0010]

第2の文献においては、1.5 n mの極めて薄いSi〇2 膜が形成されており、破壊耐圧、リーク特性、高周波特性などの特性は良好であることが報告されているが、一方、信頼性に関して重大な欠点が存在する。すなわち、極薄のSiO2 膜をゲート絶縁膜として用いた場合、ゲート電極からの不純物(ボロンなど)の突き抜けの発生が顕著になるのである。例えば第2の文献中には、PMOSFETにおいて多結晶シリコンからなるゲート電極をゲート絶縁膜上に設けた場合、ドーパントとして用いているボロン(B)がゲート電極中からSiO2 膜を通ってSi基板中へと突き抜けてしまう様子が報告されている。

[0011]

第3の文献においては、耐圧向上を得るために導入した3層膜の構造により、 SiO_2 換算厚みを2.3n mにしうることが報告されているが、その界面準位密度は、2.3n mの膜厚を有する SiO_2 膜の3倍もある。

[0012]

第4の文献においては、YSZからなるゲート絶縁膜を形成しているが、YSZは自動車エンジンの酸素センサーに用いられるほど、分子やイオンを通しやすい性質を有しているので、イオン伝導などの寄与によってゲート電極とチャネルの間でリーク電流が発生しやすい。すなわち、高い耐圧や信頼性を有するゲート絶縁膜を得ることが難しい。

[0013]

第5の文献においては、強誘電体膜であるPZT膜を形成する前に、CeO₂膜からなるバッファ層を形成する必要がある。PZT以外の強誘電体材料においても、Bi,Pb,Ta,Sr,Baなどの重金属を含むものが多いので、これらの金属がSi基板中へ拡散してチャネルの電気特性に悪影響を与えるおそれが大きい。同文献におけるSECONDARY ION MASS SPECTROMETRY (SIMS) 測定の結果でも、PbがSi基板中まで拡散していることが報告されている。加えて、これらの強誘電体材料が複合材料の酸化物であることから、強誘電体膜とSi基板との界面にSiO₂領域が形成される可能性が大きい。両者間の界面にSiO₂領域が形成されると、MOSトランジスタ構造におけるゲート電極に印加される電圧の大部分が誘電率の低いSiO₂領域に印加されることが多く、強誘電体

膜自体にかかる実効電圧が低くなって、効率よくスイッチングが行われないなど の問題もある。

[0014]

本発明の目的は、上述のようなすでに報告されているゲート絶縁膜材料とは異なる優れた特性を発揮しうる材料をゲート絶縁膜材料として用いることにより、 素子の微細化、高集積化の進展に十分対応しうる膜の形成方法及びこれを用いた 半導体素子を提供することにある。

[0015]

【課題を解決するための手段】

本発明の半導体素子は、半導体基板上に絶縁膜と導体電極とを備えた半導体素 子であって、上記絶縁膜の少なくとも一部がA1N層により形成されている。

[0016]

これにより、熱酸化法により形成されたシリコン酸化膜よりも誘電率の高いA 1 N層を有する絶縁膜全体の単位面積当たりの容量値が高くなる。したがって、 また、結晶性を有する緻密なA 1 N層内には、欠陥や界面準位がほとんどないの で、シリコン酸化膜と同等の良好な信頼性を発揮することができる。そして、こ の絶縁膜を電界効果トランジスタのゲート絶縁膜や、M I S キャパシタの容量絶 縁膜として用いることが可能となる。

[0017]

上記半導体素子において、上記半導体素子が電界効果トランジスタである場合 には、上記絶縁膜は上記電界効果トランジスタのゲート絶縁膜として機能する。

[0018]

上記半導体素子において、上記AIN層は、上記基板上にエピタキシャルに成長された単結晶層であることが好ましい。

[0019]

上記半導体素子において、上記半導体基板の主面の面方位が(100)面である場合には、上記A1Nを立方晶としてその面方位を(100)とすることができる。

[0020]

特平11-1926

上記半導体素子において、上記半導体基板がSiにより構成されていることにより、A1NとSiとの結晶構造の類似性を利用して、高い結晶性を有するA1 N層が得られる。

[0021]

上記半導体素子において、上記半導体基板の表面におけるダングリングボンドがアルミニウム、窒素、水素、硫黄及びマグネシウムのうちいずれか1つによって終端されていることにより、半導体基板との界面における界面準位の密度を低減することができる。

[0022]

上記半導体素子において、上記絶縁膜に、上記A1N層と上記半導体基板の間に介在する窒化珪素層をさらに設けることにより、下地のSi基板の結晶性をそのまま保持しつつ、窒化珪素層の存在によって半導体基板の表面におけるダングリングボンドがさらに低減し、半導体基板との界面における界面準位の密度が極めて小さくなる。また、窒化珪素層により、A1N層を通して半導体基板側へ不純物が拡散するのを抑制することもできる。

[0023]

上記半導体素子において、上記絶縁膜に、上記A1N層の上に形成されA1Nよりも高い誘電率を有する誘電体材料及び強誘電性を有する材料のうち少なくともいずれか1つにより構成される誘電体層をさらに設けることにより、半導体素子が電界効果トランジスタの構造を有している場合には、例えばMFISFETとして機能する半導体素子が得られる。その場合、結晶性の高いA1N層の上に誘電体層を設けることにより、結晶性の高い正方晶の誘電体層が得られる。したがって、より誘電率の高い高誘電体膜や、より残留分極保持特性のよい強誘電体膜が得られることになる。

[0024]

上記半導体素子において、上記絶縁膜に、上記A1N膜の上に形成され、A1 Nよりも高い誘電率を有する誘電体材料及び強誘電性を有する材料のうち少なく ともいずれか1つにより構成される誘電体層をさらに設け、上記誘電体層の上側 及び下側のうち少なくともいずれか一方に結晶性を有する導電性膜が設けられて いる場合には、例えばMFMISFETとして機能する半導体素子が得られる。

[0025]

上記半導体素子において、上記A1N層に、酸素、水素、硫黄のうち少なくともいずれか1つを含ませて、上記A1N層内における上記半導体基板との格子不整合に起因する歪みを緩和することにより、経時劣化の少ない絶縁膜を有し信頼性の高い半導体素子が得られる。

[0026]

上記半導体素子において、上記A1N層の半導体基板との格子不整合を拡大させて、上記A1N層の誘電率を高めることもできる。

[0027]

本発明の第1の膜の形成方法は、主面の面方位が(100)である半導体基板の上に、A1原子層及びN原子層のうちいずれか一方の原子層を形成する工程(a)と、上記一方の原子層の上に、A1原子層及びN原子層のうちの他方の原子層を形成する工程(b)とを交互に繰り返すことにより、(100)面を有する立方晶のA1N層を形成する方法である。

[0028]

この方法により、汎用されている(100)基板の上に結晶性の高いA1N層が形成される。(111)基板の上には、本来の結晶構造である六方晶のウルツ鉱型構造であるA1N層が形成されるが、(111)基板は、コストの面で量産に用いることは困難である。それに対し、汎用されている(100)基板を用いることにより、本来六方晶のウルツ鉱型構造であるA1Nを、ダイヤモンド型結晶構造のSi基板に連続して立方晶の関亜鉛鉱型構造で結晶成長させることができる。そして、結晶性の高いA1N層をゲート絶縁膜として有する電界効果トランジスタや、A1N膜を容量絶縁膜として有するキャパシタの製造に供することができる。

[0029]

上記第1の膜の形成方法において、上記A1原子層及びN原子層の堆積を、分子線エピタキシ法(MBE法)又は有機金属気相成長法(MOVPE法)により行行なうことが好ましい。

[0030]

上記第1の膜の形成方法において、上記半導体基板としてSi基板を用いることが好ましい。

[0031]

上記第1の膜の形成方法において、上記工程(a)の前に、上記半導体基板の表面部を窒化して窒化珪素層を形成する工程をさらに備え、上記工程(b)では、上記窒化珪素層の上に上記一方の原子層を形成することにより、半導体基板の表面におけるダングリングボンドをより低減することができる。

[0032]

上記第1の膜の形成方法において、上記工程(a)及び(b)のうち少なくともいずれか一方では、酸素、水素及び硫黄のうち少なくともいずれか1つを添加することにより、上記A1N層内における上記半導体基板との格子不整合に起因する歪みを緩和することができる。また、主面が(100)面からA1N層との格子不整合が拡大させる方向に傾いた半導体基板を用いることにより、上記A1N層の誘電率を高めることもできる。

[0033]

本発明の第2の膜の形成方法は、半導体基板の表面を窒素、水素、硫黄及びマグネシウムのうちいずれか1つを含む雰囲気中に曝し、半導体基板の表面上のダングリングボンドを終端させる工程(a)と、半導体基板の上に、結晶性のA1N層を形成する工程(b)とを備えている。

[0034]

この方法により、半導体基板の表面におけるダングリングボンドが終端された 状態でA1N層が形成されるので、界面準位密度の小さい劣化特性などの優れた A1N膜が得られる。

[0035]

上記第2の膜の形成方法において、上記工程(b)の前に、上記半導体基板の表面部を窒化して窒化珪素層を形成する工程をさらに備え、上記工程(b)では、上記窒化珪素層の上に結晶性のA1N層を形成することにより、半導体基板の表面におけるダングリングボンドをより確実に終端させることができる。

[0036]

上記第2の膜の形成方法において、上記工程(b)では、上記A1N膜に酸素 、水素及び硫黄のうち少なくともいずれか1つを添加することにより、上記A1 N層内における上記半導体基板との格子不整合に起因する歪みを緩和することが 好ましい。

[0037]

【発明の実施の形態】

-A1Nの基本特性について-

本発明の実施形態について説明する前に、本発明においてゲート絶縁膜などの 新たな材料として用いるA1N膜の基本特性について説明する。

[0038]

図7は、Siに対するAlN及び SiO_2 のエネルギーバンドのバンド不連続値を比較するためのバンド図である。

[0039]

同図に示されるように、 SiO_2 のバンドギャップ(伝導帯-価電子帯のエネルギーレベルの差,つまり禁止帯の幅)は約9 e Vである。そして、 SiO_2 の価電子帯端とSiの価電子帯端との間には約-4. 7 e Vのバンド不連続が存在する。また、 SiO_2 の伝導帯端とSiの伝導帯端との間には約3. 2 e Vのバンド不連続が存在する。一方、Al Nのバンドギャップは約6. 4 e Vである。そして、Al Nの価電子帯端とSiの価電子帯端とBiの間には約-3. 0 e Vのバンド不連続が存在する。また、Al Nの伝導帯端とBiの伝導帯端とBiの同には約2. 1 e Vのバンド不連続が存在する。すなわち、Al Nと2 i との間のバンド不連続値は、2 i 2 と2 i との間のバンド不連続値の2 6 4 %(価電子帯側),

[0040]

66%(伝導帯側)である。

しかも、A1N膜中には、キャリアを発生する不純物や欠陥が極くわずかしか存在しないことことから、高い絶縁性を保持することができる。また、A1NはSiとの界面におけるSiのダングリングボンドが少ないことから、Siとの界面における界面準位密度も極めて低い。

[0041]

これらのことは、Siとこれに対向する導体部材との間にAlN膜を介在させることによって、AlN膜をゲート絶縁膜やその他の障壁層として十分利用することができることを示している。

[0042]

また、Si結晶はダイヤモンド構造を有し、Al N結晶は関亜鉛鉱型の結晶構造に類似したウルツ鉱型の結晶構造を有している。立方晶の一種である関亜鉛鉱型の結晶構造はダイヤモンド型構造における同一種の原子を1つ置きに異種原子に置き換えた構造であるので、ダイヤモンド型結晶体の上に関亜鉛鉱型結晶体をエピタキシャル成長させるのは容易である。一方、六方晶の一種であるウルツ鉱型結晶体をダイヤモンド型結晶体の上にエピタキシャル成長させるのは一般的には困難である。しかし、ウルツ鉱型結晶構造と関亜鉛型結晶構造とは、(111)面においては原子の配置位置が同じである。すなわち、主面が(111)面であるSi基板(以下、(111)Si基板という)上には、Si基板上に六方晶のウルツ鉱型のAlN層がエピタキシャル成長する。このことは従来より知られている。

[0043]

ところが、本発明者は、AIN結晶体が十分薄い場合には、主面が(100) 面であるSi基板(以下、(100)Si基板という)上に、立方晶の閃亜鉛鉱型の結晶構造を有する(100)AIN層が形成されることに着目した。AIN層は、本来のウルツ鉱型結晶体である場合にはもちろんのこと、閃亜鉛型結晶体である場合にも高い結晶性を有する。

[0044]

そして、A1Nを成長させるときの条件や、Si基板の面方位を適切に選ぶことにより、単結晶シリコン層の上に結晶性の高いA1N膜をエピタキシャル成長させることができる。

[0045]

一方、A1Nの比誘電率は9であり、熱酸化により形成されたSi〇₂の比誘電率3.9に比べて大幅に大きい。そのために、A1Nをゲート絶縁膜などの材

料として用いることにより、単位面積当たりの容量値を大幅に向上させることができ、また、同じ容量値を得るためにSiO₂ 膜ほど薄膜化する必要がない。つまり、キャリアの直接トンネルリークを抑制しつつ、蓄積電荷量の向上を図ることが可能であるので、半導体素子の微細化、高集積化の進展にも十分対応することができる。

[0046]

なお、Si基板上へのIII 族窒化物結晶薄膜の形成に関しては、第6の文献"T. Lei and T. D. Moustakas J. Appl. Phys. 71, 4934 (1992)"、および第7の文献"A. Watanabe, T. Takeuchi, K. Hirosawa, H. Amano, K. Hiramatsu and I. Akasaki, J. Crystal Growth, 128, 391, (1993)"がある。

[0047]

しかし、いずれの文献においても、A1N膜をGaN膜を形成する前のバッファ層として用いるものであり、ゲート絶縁膜などの素子の要素として用いるための工夫はみられない。

[0048]

(第1の実施形態)

本発明の第1の実施形態においては、分子線エピタキシ(MBE)装置を使った分子線エピタキシ法による基本的なA1 N膜の形成方法について説明する。図1(a)~(d)は、第1の実施形態におけるA1 N膜の形成手順を示す断面図である。

[0049]

なお、Si基板へのA1N絶縁膜の形成は、後述するように、MBE装置以外 の装置を用いても可能である。

[0050]

まず、図1 (a) に示す工程において、素子を作製するためのS i 基板1 の洗浄を行なった後、S i 基板1 を弗化水素 (HF) や弗化アンモニウム (NH $_4$ F) を含む液に浸漬し、水洗、乾燥してから直ちに結晶成長のためのMB E 装置内に導入する。この時、S i 基板表面は水素 (H) 原子や極薄のS i O 2 アモルファス層で被覆されている。S i 基板1 の主面は (1 0 0) 面であることが望まし

いが、(111)面や他の高次の面、あるいはそれらを数度オフさせた面であってもよい。MBE装置内においては、100~400℃の範囲までSi基板1を昇温することにより、Si基板1の表面に残る水分や吸着ガスを除去する。

[0051]

その後、さらにSi基板1を昇温して800~900℃の範囲の温度に保持する。この時、Si基板1の表面を被覆していたH原子や薄いSiO $_2$ アモルファス層が脱離し、図1 (a) に示すごとくダングリングボンド2が残される。

[0052]

そして、図1(d)に示す工程において、MBE成長法により、A1原子層を 形成するための原料と、N原子層を形成するための原料とを交互に供給して、A 1原子層とN原子層とを1原子層ずつ交互に積層していくことにより、数10層 のA1N結晶層7が形成される。

[0053]

ここで、図1(a)から図1(d)に移行する過程において、Si基板1とA 1N結晶層7とが結合している界面領域の原子の種類によって2通りの構造が形成される可能性がある。

[0054]

上述のように、A1N結晶層7の(100)面および(111)面においては、いずれもA1原子3だけで構成される面と、N原子4だけで構成される面とが交互に現れる。したがって、図1(b)に示すように、A1N結晶層7内に、Si基板1の表面のSi原子とA1原子3とが互いに結合している界面領域5aが形成される場合と、図1(c)に示すように、A1N結晶層7内に、Si基板1の表面のSi原子とN原子4とが互いに結合している界面領域5bが形成される場合とがある。図1(b)に示す状態と図(b)に示す状態とのうちいずれが発生するかは、MBE成長においてA1原子層形成用原料を先に供給するか、N原子層形成用原料を先に供給するかによって定まる。

[0055]

A1N結晶層7の特性は、A1N結晶層7が図1(b)に示す界面領域5aを 有する場合と図1(c)に示す界面領域5bを有する場合とで全く等価ではない が、いずれの場合であってもA1N結晶層7が結晶性のよい構造を有している点では一致している。

[0056]

ただし、Si基板工内にp型不純物として機能するA1原子が侵入することは好ましくないので、図1(c)に示す状態のほうが好ましい場合が多い。つまり、N原子層を形成するための原料ガスを先に供給するほうが好ましい場合が多いといえる。

[0057]

(第2の実施形態)

第2の実施形態においては、分子線エピタキシ(MBE)装置を使った分子線エピタキシ法による基本的なA1N膜の形成方法の別例について説明する。図2(a)~(g)は、本実施形態におけるA1N膜の形成工程を示す断面図である

[0058]

まず、第1の実施形態における最初の処理と同様に、素子を作製するためのSi基板1の洗浄を行なった後、Si基板1を弗化水素(HF)や弗化アンモニウム(NH4 F)を含む液に浸漬し、水洗、乾燥してから直ちに結晶成長のためのMBE装置内に導入する。この時、Si基板表面は水素(H)原子や極薄のSiO2 アモルファス層で被覆されている。Si基板1の主面は(100)面であることが望ましいが、(111)面や他の高次の面、あるいはそれらを数度オフさせた面であってもよい。MBE装置内においては、100~400℃の範囲までSi基板1を昇温することにより、Si基板1の表面に残る水分や吸着ガスを除去する。

[0059]

ここで、第1の実施形態においては、その後、さらにSi基板1を昇温して800~900℃の範囲の温度に保持することにより、Si基板の上にダングリングボンドを残してその上にA1N結晶層を形成したが、本実施形態においては、Si基板1の表面に終端原子を残してその上にA1N結晶層を形成する。

[0060]

図2(a)に示すように、Si基板1の表面が水素原子10によって覆われている場合には、その後の基板温度の昇温を500℃付近までにとどめる。

[0061]

そして、図2(d)に示すように、水素原子10をそのまま残して、これをダングリングボンドの終端原子12として保持する。

[0062]

一方、Si基板1の表面が SiO_2 アモルファス層や他の化学種や薄膜によって覆われている場合には、Si基板1をさらに $800\sim900$ ℃の範囲の温度に保持する。この時、表面を被覆していた他の化学種や薄い SiO_2 アモルファス層がSi基板1の表面から脱離する。すると、図2(b)に示すように、Si基板1の表面上にダングリングボンド2が残される。そこで、図2(c)に示すように、終端用化学種11をSi基板1上のダングリングボンド2に供給する。

[0063]

その結果、図2(d)に示すように、この化学種11を終端原子12として残して、ダングリングボンド2を終端させる。このときに用いる終端用化学種11としては、水素(H), Mg, 硫黄(S), 窒素(N), アルミニウム(A1)などのうちのいずれか1つが選ばれる。

[0064]

以上のように、いずれにしても、Si基板1の表面上のダングリングボンドを 終端原子12によって終端させてから、A1Nのエピタキシャル成長処理を行な う。

[0065]

そして、図2(g)に示す工程において、A1N結晶層7が形成される。ここで、図2(d)から図2(g)に移行する過程において、第1の実施形態において説明したように、MBE成長を行なう際に最初に供給する原料ガスの種類のよってA1N結晶層7の界面領域の最下端の原子がA1かNかが定まるのであるが、Si基板1の表面上の終端原子12の種類によって、最下端にA1原子3が付着しやすいかN原子4が付着しやすいかが変わることがある。

[0066]

そして、A1N結晶層7の(100)面および(111)面においては、いずれもA1原子3だけで構成される面と、N原子4だけで構成される面とが交互に現れる。したがって、図2(e)に示すように、A1N結晶層7内に、Si基板1の表面の終端原子12とA1原子3とが互いに結合している界面領域5aが形成される場合と、図2(f)に示すように、A1N結晶層7内に、Si基板1の表面の終端原子12とN原子4とが互いに結合している界面領域5bが形成される場合とがある。A1N結晶層7の特性は、A1N結晶層7が図2(e)に示す界面領域5aを有する場合と図2(f)に示す界面領域5bを有する場合とで全く等価ではないが、いずれの場合であっても、A1N結晶層7が結晶性のよい構造を有している。

[0067]

ただし、本実施形態においても、Si基板1内にp型不純物として機能するA 1原子が侵入することは好ましくないので、図2(f)に示す状態のほうが好ま しい場合が多い。つまり、N原子層を形成するための原料を先に供給するほうが 好ましい場合が多いといえる。

[006-8]

本実施形態の方法によると、図2(d)に示す工程において、Si基板1の表面におけるダングリングボンドを終端原子12によって終端させてから、A1N結晶の成長処理を行なうので、第1の実施形態の方法に比べ、形成されたA1N結晶層7内における界面準位の密度をより確実に低減できる効果がある。

[0069]

また、本実施形態においては、A1N結晶層 5 と Si基板 1 との間に、終端原子 1 2 からなる 1 原子層が介在した状態となるので、終端原子 1 2 を構成する化学種を適宜選択することによって、A1原子の Si基板 1 への侵入をより効果的に抑制することができる利点がある。

[0070]

(第3の実施形態)

第3の実施形態においては、例えばMFISFETなどとして機能する3端子もしくは4端子型電界効果型トランジスタのゲート絶縁膜として、A1N結晶層

に別の結晶層を積層したものを用いる際の積層膜の形成方法について説明する。 図3(a)~(c)は、第3の実施形態におけるA1N膜及び誘電体薄膜の積層 膜を形成する工程を示す断面図である。

[0071]

まず、図3(a),(b)に示す工程においては、上述の第1又は第2の実施 形態の形成工程を利用して、Si基板1の上にA1N結晶層7を形成する。

[0072]

その後、図3(c)に示す工程おいて、A1N結晶層7の上に、結晶性を有する誘電体薄膜8を形成する。この誘電体薄膜8を構成する誘電体材料としては、少なくともその比誘電率 (ϵ r)が直接酸化のSiO₂ 膜の比誘電率3.9よりも大きな値を持つものを用いることが望ましい。さらに、この誘電体薄膜8の上にゲート電極用ポリシリコン膜9を形成する。

[0073]

この誘電体薄膜8を構成する材料は、高い結晶性を持つことが望ましいがアモルファスでも良い。高い結晶性を有する誘電体薄膜8を形成したい場合には、(111) Si基板上では六方晶(ウルツ鉱型構造)の(0001)面がSi基板の(111)面と整合するので、六方晶構造を有する誘電体材料を用いるほうが好ましい。また、(100) Si基板上では立方晶(閃亜鉛型構造)の(100)面がSi基板の(100)面と整合するので、立方晶構造を有する誘電体材料を用いるほうが好ましい。ただし、誘電体薄膜が極めて薄い場合には、Si基板1の結晶構造をそのままもつことができるので、必ずしも以上の組み合わせに限

[0074]

定されるものではない。

[0075]

また、誘電体薄膜8を構成する誘電体材料として、例えばA1Nとの格子不整合率が-4.5%であるMgOなどを用いてもよい。

[0076]

以上のような材料によって誘電薄膜8を構成することにより、A1N結晶層7と誘電体薄膜8とを併せた積層体全体の比誘電率 ε r をSiO₂ 膜の比誘電率の2倍以上にすることができる。すなわち、A1N結晶層7と誘電体薄膜8とを併せた積層体全体をゲート絶縁膜として用いることにより、単位面積当たりの容量値の高いゲート絶縁膜を実現することができる。

[0077]

また、この誘電体薄膜 8 には、単に誘電率が大きいだけでは無く、強誘電性を持った結晶性薄膜を用いてもよい。その場合、強誘電体材料として、例えばチタン酸バリウム(BaTiO3),PZT(PbZrO3 ー PbTiO3),PLZT(Pb, La, Zr, Tiを含む酸化物)などがある。この場合、結晶性の高いA1N結晶層 7 の上に強誘電体材料を形成することによって、この強誘電性を持つ誘電体薄膜 8 の結晶性を、アモルファス構造を有する薄膜上に誘電体薄膜 8 を形成する場合に比べて格段に高くすることができる。その結果、高い結晶性と強誘電性とを有する誘電体薄膜 8 の誘電率を格段に高くすることができ、A1 N結晶層 7 と誘電体薄膜 8 とからなる積層体全体の比誘電率(ϵ r)も大幅に高くなる。

[0078]

その際、高い結晶性を有するAlN結晶層7は、誘電率がAlNよりも高い又は強誘電性を有する誘電体薄膜8をSi基板1上に積層する際のバッファ層として機能する。

[0079]

そして、A1N結晶層7は高い結晶性を有しており緻密なので、重金属などを含む高誘電体材料又は強誘電体材料からなる誘電体薄膜8からの不純物の拡散を抑制することができるとともに、A1N結晶層7自体の誘電率が高いことからゲート電極に印加した電圧がバッファ層であるA1N結晶層7にかかる割合をバッファ層としてSiO₂ 膜を用いた場合に比べて、1/2以下に低減することがで

きる。

[0080]

また、A1N結晶層7が高い結晶性を有することから、A1N結晶層7の上に 形成される誘電体薄膜8も、A1N結晶層7の結晶性を反映して高度に配向ある いは結晶化するので、より高い誘電率を発揮し、あるいはより安定な残留分極保 持特性を実現することができる。

[0081]

(第4の実施形態)

第4の実施形態においては、MFMISFET等として機能する3端子もしくは4端子型電界効果型トランジスタのゲート絶縁膜として、A1N結晶の上下に別の結晶層を積層したものを用いる際の積層膜の形成方法について説明する。図4(a)~(e)は、第4の実施形態におけるA1N結晶層、結晶性誘電体薄膜、導電性薄膜、強誘電体膜の積層膜を形成する工程を示す断面図である。

[0082]

まず、図4 (a), (b)に示す工程においては、上述の第1又は第2の実施 形態の形成工程を利用して、Si基板1の上にA1N結晶層7を形成する。

[0083]

その後、図4 (c) に示す工程おいて、A1N結晶層7の上に、結晶性を有する第1の導電性薄膜21を形成する。結晶性を有する第1の導電性薄膜21を構成する材料としては例えば $CoSi_2$ などが考えられる。

[0084]

その後、図4(d)に示す工程において、第1の導電性薄膜21の上に高誘電性もしくは強誘電性材料からなる結晶性誘電体薄膜22を形成する。結晶性誘電体薄膜22を構成する材料としては、例えばチタン酸バリウム(BaTiO $_3$),PZT(PbZrO $_3$ - PbTiO $_3$),PLZT(Pb, La, Zr, Tiを含む酸化物)などがある。

[0085]

次に、図4 (e)に示す工程において、結晶性誘電体薄膜22の上に第2の導電性薄膜23を形成する。結晶性を有する第2の導電性薄膜23を構成する材料

としては例えばCoSi2 などが考えられる。

[0086]

ここで、第1の導電性薄膜21および第2の導電性薄膜23は、結晶性誘電体 薄膜22の上下に設けられているが、上方又は下方のうちいずれか一方のみに設 けてもよい。

[0087]

本実施形態の積層膜をパターニングして、ゲート構造をソース・ドレイン領域とを形成することにより、結晶性誘電体薄膜22を不揮発性半導体記憶装置の浮遊ゲート電極として機能させることが可能になる。そして、結晶性誘電体薄膜22に蓄積された電荷を、第1の導電性薄膜21あるいは第2の導電性薄膜23あるいはその両方との間で移動させることにより、データの消去や書き込みを行なうことができる。

[0088]

(第5の実施形態)

第5の実施形態においては、例えばMFISFETなどとして機能する3端子もしくは4端子型電界効果型トランジスタのゲート絶縁膜として、A1N結晶層に別の非結晶層を積層したものを用いる際の積層膜の形成方法について説明する。図5(a)~(c)は、第5の実施形態におけるA1N膜及び非結晶層の積層膜を形成する工程を示す断面図である。

[0089]

まず、図5 (a) に示す工程において、素子を作製するためのSi基板1の洗浄を行なった後、Si基板1を弗化水素 (HF) や弗化アンモニウム (NH₄F) を含む液に浸漬し、水洗、乾燥してから直ちに窒化と、MBE成長を行なうための装置内に導入する。この時、Si基板表面は水素 (H) 原子や極薄のSiO2 アモルファス層で被覆されている。Si基板1の主面は (100) 面であることが望ましいが、 (111) 面や他の高次の面、あるいはそれらを数度オフさせた面であってもよい。装置内においては、100~400℃の範囲までSi基板1を昇温することにより、Si基板1の表面に残る水分や吸着ガスを除去する。

[0090]

その後、さらにSi基板1を昇温して800 \sim 900 $\mathbb C$ の範囲の温度に保持する。この時、Si基板1の表面を被覆していたH原子や薄いSiO $_2$ アモルファス層が脱離する。

[0091]

そして、図5(b)に示す工程において、乾燥させた $\mathrm{NH_3}$ ガスあるいは $\mathrm{N_2}$ Oガス、あるいはラジカル活性化した窒素ガスを Si 基板 $\mathrm{1}$ 上に供給し、 Si 基板 $\mathrm{1}$ の表面の Si を窒化して、 $\mathrm{Si_3}$ $\mathrm{N_4}$ などの窒化珪素化合物からなる非結晶性のシリコン窒化層 $\mathrm{2}$ 5 を形成する。その場合、清浄・平滑な Si 基板表面に高周波セルやヘリコンプラズマセルによって発生された窒素分子・原子励起種を照射するか、あるいは高い熱を与えられて活性化したアンモニア、あるいはその派生分子・イオンを照射することによって直接 Si を窒化して得られている。この層は $\mathrm{1}$ 分子~数分子層の極めて薄い層で、アモルファス化せず、高い周期性を維持した層であることが望ましい。

[0092]

その後、図5 (c)に示す工程において、MBE成長法により、結晶性のA1 N薄膜26を積層する。この時、A1N薄膜26の下地となるシリコン窒化層2 5は非結晶性を有するが、その膜厚が非常に薄く、かつ、新たな窒化膜をCVD などにより堆積するのではなくSi基板1を窒化させて形成していることから、 シリコン窒化層25にはSi基板1の結晶構造に関する規則性が保持されている 。そのため、シリコン窒化層25の上に形成されるA1N薄膜26も、Si基板 1内の結晶構造に倣ってほぼエピタキシャル成長といえる状態で形成されること になり、高い結晶性を実現することが可能である。

[0093]

そして、シリコン窒化層25が存在することにより、Si基板1の表面のダングリングボンドが窒素によって終端されることになり、界面準位の密度が極めて小さくなる。すなわち、A1N薄膜26とシリコン窒化層25との積層膜を電界効果トランジスタのゲート絶縁膜として用いることにより、高い誘電率と高い耐性とを有するゲート絶縁膜が得られることになる。

[0094]

(第6の実施形態)

第6の実施形態においては、A1N膜とSi基板との格子不整合に起因するA1N膜中の歪みを緩和するための方法について説明する。本実施形態においては、上記第1~第5の実施形態における工程を応用して説明するので、工程を示す図は省略する。

[0095]

本実施形態においても、上記各実施形態におけると同様に、素子を作製するためのSi基板の洗浄を行なった後、Si基板を弗化水素(HF)や弗化アンモニウム(NH4 F)を含む液に浸漬し、水洗、乾燥してから直ちに結晶成長のためのMBE装置内に導入する。この時、Si基板表面は水素(H)原子や極薄のSiO2 アモルファス層で被覆されている。Si基板の主面は(100)面であることが望ましいが、(111)面や他の高次の面、あるいはそれらを数度オフさせた面であってもよい。MBE装置内においてSi基板を昇温することにより、Si基板1の表面に残る水分や吸着ガスを除去する。その後、さらにSi基板を昇温して、Si基板1の表面を被覆していたH原子や薄いSiO2 アモルファス層を脱離させる。

[0096]

その後、第1~第5の実施形態において説明したように、Si基板上に直接あるいは薄い窒化膜を介してA1N膜を形成する。その際、上記第1~第5の実施形態において説明したMBE成長において、酸素、水素、硫黄などを不純物としてA1N結晶層7(又はA1N薄膜26)内に連続的に添加する。酸素あるいは水素はMBE装置中に配設されているガスバルブ又はガスセルから供給される。その際、それぞれの分子のまま供給することも可能であり、高周波を印加したラジカル、イオン又は原子の状態で活性化して供給することも可能である。また、硫黄は一般的なK-セルを用いて供給することも可能であり、バルブクラッキングセルなどを用いてクラッキングされた状態で供給することも可能である。

[0097]

以上の添加元素は、単独又は2種以上が混合されて添加される。また、これらの元素の添加量はドーパントレベルであって、 $1 \times 10^{15} \, \mathrm{cm}^{-3} \sim 1 \times 10^{20} \, \mathrm{c}$

m⁻³の範囲でよい。

[0098]

以上の添加物を含むA1N層を、各種トランジスタのゲート絶縁膜として用いても、これらの添加物は電気特性を悪化させる原因となる電流のリークには寄与することがなく、ゲート絶縁膜の絶縁特性を悪化させることはない。

[0099]

そして、特に上述の不純物が 1×10^{15} c m $^{-3}$ $\sim 1 \times 10^{20}$ c m $^{-3}$ の範囲でA 1 N層に添加することにより、S i 基板とは格子定数が異なるA 1 N層に生じる格子不整合に起因する歪みを緩和することができる。その結果、A 1 N層における転位などの結晶欠陥の導入が抑制され、A 1 N層の結晶性が向上する。このように歪みが緩和されているために、時間の経過によって生じうる特性の劣化や、加熱過程を経ることによる劣化の進行を抑制することができ、A 1 N層をゲート絶縁膜又はゲート絶縁膜の一部として構成される半導体素子の信頼性を向上させることができる。

[0100]

また、以上のA1N層の歪みを緩和する方法とは逆に、Si基板の主面を(100)面から傾けて、A1N層内の歪みを増大させることにより、A1N層の誘電率を向上させることも可能である。

[0101]

(第7の実施形態)

本実施形態においては、上記第1,第2,第3,第5の実施形態に示す方法で 形成されたA1N層(A1N結晶層7又はA1N薄膜26)(又はA1N層と他 の薄膜との積層膜)からなるゲート絶縁膜を有する半導体素子の1つである電界 効果トランジスタの構造について説明する。図6は、第7の実施形態における電 界効果トランジスタの断面図である。

[0102]

同図に示すように、Si基板51の上には素子分離用絶縁膜であるLOCOS膜52が形成されている。そして、Si基板51のLOCOS膜52によって囲まれる活性領域上には、A1N層のみ又はA1N層と他の薄膜とからなるゲート

絶縁膜53と、低抵抗のポリシリコン層54a及びシリサイド層45bからなるゲート電極54と、ゲート電極54の両側面上に形成されたシリコン酸化膜からなる絶縁体サイドウォール55とが設けられている。また、Si基板1内において、ゲート絶縁膜53の直下方に位置する領域(チャネル領域)を挟む低濃度ソース・ドレイン領域(LDD領域)56と、低濃度ソース・ドレイン領域56の外側に形成された高濃度ソース・ドレイン領域57とが設けられている。この低濃度ソース・ドレイン領域56及び高濃度ソース・ドレイン領域57中の不純物は、当該電界効果トランジスタがpチャネル型である場合にはp型不純物(ボロンなど)であり、当該電界効果トランジスタがnチャネル型である場合にはn形不純物(ヒ素,リンなど)である。

[0103]

上述のように、3端子又は4端子電界効果トランジスタにおいて、ゲート絶縁膜を結晶性の高いA1N層(又はA1N層と他の薄膜との積層膜)によって構成することにより、ゲート絶縁膜の単位面積当たりの容量値を熱酸化法によって形成されるSiO2 膜に比べて大幅に向上させることができる。したがって、A1N層を有するゲート絶縁膜の場合、同じ容量値を有する場合にはSiO2 膜よりも膜厚を大きくすることができるので、ゲート絶縁膜におけるキャリアの直接トンネルによるリークがほとんど生じない。また、A1Nが大きなバンド不連続量を持つことと、A1N層中にキャリアを発生する不純物や欠陥が極わずかしか存在しないことから高い絶縁性を保つことができる。

[0104]

さらに、A1NとSi2の結晶構造の類似性及び格子定数の近似性により、結晶性のSi基板上には結晶性のA1N層が結晶成長されるので、Si基板との界面領域におけるダングリングボンドの発生を抑制することができ、界面準位の密度も直接酸化により形成された SiO_2 膜と同等あるいはそれ以下に抑制することができる。

[0105]

(その他の実施形態)

上記各実施形態においては、A1N層(A1N結晶層7又はA1N薄膜26)

をMBE法により形成したが、化学気化堆積 (Chemical Vaporization Deposition: CVD) 法、有機金属気相成長 (Metal Organic Vapor Phase Epitaxy: MOVPE) 法、ハイドライド気相成長 (Hydride Vapor Phase Epitaxy: HVPE) 法、スパッタ法などによっても、結晶性を有するA1N層を形成することが可能である。

[0106]

また、上記各実施形態においては、A1N層をMOSトランジスタのゲート絶縁膜として用いたが、A1N層をMISキャパシタ又はMIMキャパシタの容量絶縁膜として用いることも可能である。

[0107]

さらに、Si 基板だけでなくGaAs 基板上に高い結晶性を有するA1N層を成長させることが可能である。

[0108]

【発明の効果】


本発明の半導体素子によれば、半導体基板上に絶縁膜と導体電極とを設け、絶 縁膜の少なくとも一部をA1N層により形成することにより、欠陥や界面準位が ほとんどなくシリコン酸化膜と同等の良好な信頼性を有し誘電率の高い結晶性の A1N層を利用して、絶縁膜全体の単位面積当たりの容量値の向上を図ることが でき、よって、微細化、高集積化の進展に対応しうる半導体素子の提供を図るこ とができる。

[0109]

本発明の第1の膜の形成方法によれば、主面の面方位が(100)である半導体基板の上に、A1原子層及びN原子層を交互に形成することにより、(100)面を有する立方晶のA1N層を形成するようにしたので、汎用されている(100)基板を利用して、A1N層をゲート絶縁膜として有する電界効果トランジスタや、A1N膜を容量絶縁膜として有するキャパシタの量産を図ることができる。

[0110]

本発明の第2の膜の形成方法によれば、半導体基板の表面上のダングリングボ



[0111]

本発明の第3の膜の形成方法によれば、MFISFET構造において、高い結晶性と高い誘電率とを有するAINを絶縁膜として用いることにより、AIN層上に形成される強誘電体層がより安定な残留分極保持特性を有するようなMFISFETを実現することができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態に係るA1N結晶層の形成工程を示す断面図である。

【図2】

本発明の第2の実施形態に係るA1N結晶層の形成工程を示す断面図である。

【図3】

本発明の第3の実施形態に係るMFISFETなどに使用されるA1N結晶層 , 誘電体薄膜及びゲート用ポリシリコン膜の形成工程を示す断面図である。

【図4】

本発明の第4の実施形態に係るMFMISFETなどに使用されるA1N結晶層,結晶性誘電体薄膜及び第1,第2の導電性薄膜の形成工程を示す断面図である。

【図5】

本発明の第5の実施形態に係るMISFETなどに使用されるシリコン窒化層 A1N薄膜及びポリシリコン膜の形成工程を示す断面図である。

【図6】

本発明の第7の実施形態に係るMISFETの構造を示す断面図である。

【図7】

Si結晶、SiO₂ 誘電体及びAlN結晶のエネルギーバンドを示すバンド図である。

【符号の説明】


特平11-1926

- 1 S i 基板
- 2 ダングリングボンド
- 3 A 1 原子
- 4 N原子
- 5 界面領域
- 7 AlN結晶層
- 8 誘電体薄膜
- 9 ポリシリコン膜
- 10 水素原子
- 11 終端用化学種
- 12 終端原子
- 21 第1の導電性薄膜
- 22 結晶性誘電体薄膜
- 23 第2の導電性薄膜
- 25 シリコン窒化層
- 26 A1N薄膜
- 51 Si基板
- 52 LOCOS膜
- 53 ゲート絶縁膜
- 54 ゲート電極
- 54a 低抵抗ポリシリコン層
- 54b シリサイド層
- 55 絶縁体サイドウォール
- 56 低濃度ソース・ドレイン領域
- 57 高濃度ソース・ドレイン領域




図面

【図1】




【図2】






【図3】






【図4】






【図5】






【図6】



【図7】





書類名】 要約書

【要約】

【課題】 半導体素子の微細化、高集積化に対応しうる比誘電率の高いかつ絶縁 特性の良好な膜の形成方法及びこれを利用した半導体素子を提供する。

【解決手段】 Si基板1を酸処理などによって洗浄し、加熱して表面の付着物 を除去する。次に、Si基板1の表面が水素原子10によって終端されている場 合にはそのまま水素原子10を残し、Si基板1の表面にダングリングボンド2 が形成されている場合には化学種11によってこれを終端させる。Si基板1の 表面上に終端原子12を残したままで、MBE法などにより、Si基板1の上に N原子層とA1原子層とを交互に数10層ずつ堆積し、A1N結晶層7を形成す る。緻密で界面準位の密度が小さく、かつ比誘電率がシリコン酸化膜よりも高い 結晶性A1N層を電界効果トランジスタのゲート絶縁膜や、キャパシタの容量絶 縁膜として用いることにより、素子の微細化,高集積化に対応しうる。

【選択図】 図 2



出願人履歴情報

識別番号

[000005821]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録]

住 所 大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社